1. シグナルインテグリティ
トランシーバー内のフェーズ ロック ループ (PLL、フェーズ ロック ループ)、CDR (クロックおよびデータ リカバリ)、8B/10B コーデックおよびその他の混合信号モジュールは、PLL の電圧制御発振器などのアナログ信号を使用して設計されています。また、PLL の分周器などのデジタル信号もあります。チップ内にはアナログ信号とデジタル信号の両方があり、電源同期ノイズ、グランド バウンス、および信号の影響を受けやすくなります。クロストーク。また、トランシーバーのデータ レートが高いということは、理想的ではない伝送線路の影響により配線がより困難になる可能性があることを意味しており、層内の銅線が「表皮効果」を生み出し、高周波信号が導体の表面をかすめ、信号の減衰が増加します。
2. ジッター
ジッターはトランシーバーのビット誤り率を直接反映するため、ジッターはトランシーバーの堅牢性を測定するための最も重要なパラメーターです。ジッターに影響を与える要因には、電源やグランドのレイアウト、キャリブレーション回路、パッケージの特性などが含まれます。その中で最も重要なのは、PLL によって生成される高速クロックです。 PLL はクロックおよびデータ リカバリ (CDR) にとって非常に重要です。 PLL は入力リファレンス クロックによって駆動されるため、リファレンス クロック入力は厳密な電気要件とジッタ要件を満たす必要があります。
3. イコライゼーション技術
チャネル内で送信されるデータには、符号間干渉やさまざまなノイズの影響が避けられません。高速の場合、その干渉はより顕著になります。伝送干渉と損失を克服するために、トランシーバー システムにイコライザーが挿入されます。等化補正後、チャネルのランダムな変化に適応するために、システム特性を補正して補償し、シンボル間干渉の影響を低減することができます。
4. プリエンファシス技術
ギガビット速度では、設計者は単純に信号を増幅して信号損失に対処することはできません。これは、消費電力が増加し、アイ・クローズを引き起こす可能性があるためです。レイアウトでは、反射エネルギーの強度が近接した不連続性を示します。プリエンファシス技術は、信号変化後の最初のデータ シンボルを強調することで送信信号を事前に歪ませ、チャネル内のインパルス応答のフロントエンドのオーバーシュートと後縁のスミアを除去します。